讓DRAM走向3D堆疊，挑戰三星、海力士寡占格局：這家矽谷台裔新創，可能改寫全球記憶體版圖？

近幾年AI應用快速成長，AI伺服器中大量使用高頻寬記憶體（HBM），讓記憶體產業出現大幅飆漲，並陷入嚴重缺貨情境。NEO這項擴大容量的新技術能否在2030年順利量產，對全球記憶體產業生態鏈將帶來巨大改變。

NEO開發這項新技術的想法，主因是DRAM過去受限於設計，很難往上做堆疊，只能朝平面2D技術發展為主，在製程技術微縮又受限制下，無法有效擴大儲存容量。

因此，NEO希望未來DRAM可以模仿快閃記憶體的3D技術，往上堆疊記憶體單元，以此方法快速擴大容量，滿足AI爆發出來的龐大需求。

突破傳統製程微縮限制　DRAM將複製NAND過程

從過去DRAM與NAND的容量擴增速度對比，就可以看出兩大記憶體產業的明顯差別。DRAM自2014年製程技術進展到20奈米，就開始陷入瓶頸，台積電邏輯IC都已進入2奈米甚至往埃米級推進，但DRAM即使到今天都尚未進展到10奈米以下製程，讓DRAM容量擴增明顯受到限制，12年來從8Gb、16Gb再成長到24Gb，成長速度已放緩。（下圖一，NEO公司提供）

但相較NAND快閃記憶體，即使也受限於製程技術微縮，但由於不斷往3D空間發展，堆的層數愈來愈高，如今已堆至300層，預估明年會到500層，容量也因此從128Gb、512Gb再到1Tb，預計2030年可以繼續堆到1000層，並朝2Tb、4Tb及未來的8Tb推進。

因此，NEO創辦人許富菖說，他們的設計理念，就是要將過去十年NAND產業從平面轉向3D的過程，也能夠在DRAM產業成功複製推進，突破傳統製程微縮的限制。

此次幫忙站台支持的施振榮，不只是宏碁創辦人，1984年他就投資過做DRAM設計的國善電子，1989年又推動德儀與宏碁合資DRAM製造的德碁半導體。2000年德碁併入台積電後，他又擔任台積電獨董二十年，對半導體及記憶體產業都有深入了解，他認為NEO此項技術有改變產業的機會，因此也成為NEO股東及策略投資人。

施振榮認為NEO的技術有機會改變產業，因此也成為策略投資人。（照片來源：NEO提供）

施振榮的看法是，要改變DRAM產業並不容易，因為這個產業已發展多年，而且有幾家存在很久的企業，但是NEO有很大的創新之處，過去DRAM為何晶片縮不下來，是因為採用電容設計，但NEO改變作法，不用電容來設計。

此外，他也認為，AI時代也開啟DRAM產業蛻變的機會，一個是NEO的設計，未來可以在邊緣運算（Edge Computing）應用，放在邊緣AI的IC設計裡，這是台灣的機會；另一個機會是，SRAM在台積電代工生產時，到了7奈米以下也無法再微縮，因此若能將NEO的設計放入台積電的IP library（矽智財庫）裡面，未來與SRAM、ARM等一起設計SoC時，都可以讓客戶用到這個IP。

施振榮認為，台灣目前在晶圓代工及矽智財（IP）領域具有領先地位，未來NEO的IP可以從IC設計的客戶端切入，這有可能形成記憶體發展的另一種標準，不用從DRAM供應商著手，也可以形成另一種改變產業的拉力。

NEO創辦人許富菖（右二）發表3D X-DRAM記者會，包括施振榮（左二）、孫元成（左一）、TSRI副主任林昆霖（右一）都來支持。（照片來源：NEO公司提供）

因此，施振榮深入了解NEO之後，便將許富菖介紹給前台積電技術長孫元成，他目前擔任陽明交大副校長及產學創新研究學院院長，過去是執掌台積電研發的六騎士之一，孫元成了解NEO的作法後，也覺得值得一試，又介紹給國家實驗研究院台灣半導體研究中心（NIAR-TSRI）主任侯拓宏，推動完成概念驗證（POC）。

孫元成說，這次合作成果展現產學合作的價值，並成功驗證NEO的新型記憶體架構在實際製程條件下的可行性，對推動下一世代記憶體技術具有重要意義，同時也凸顯台灣在半導體研發與驗證上的整合優勢。

堆疊方式擴增DRAM容量　瓶頸在電容和材料

NEO創辦人許富菖畢業於成大機械系，到美國念倫斯勒理工學院（Rensselaer Polytechnic Institute）取得電機機械雙碩士，後來加入矽谷一家記憶體設計新創公司，總計服務了17年，做過60個專案，申請了120個專利，做到工程副總。這家記憶體公司於2012年倒閉，許富菖也決定自己出來創業。

NEO Semiconductor成立於2012年，總部位於美國加州聖荷西，專注於新一代記憶體與AI運算技術開發，目前公司已累積超過38項美國專利。

許富菖說，過去幾年，全世界幾家DRAM大廠，也都嘗試過用堆疊方式擴增容量，但他們的設計都採用電容，而電容正是讓DRAM製程技術微縮受到限制，因為晶片無論做多小，電容都必須保持最低電荷，形成技術瓶頸。

此外，每一個電容都需要搭配一個電晶體，使結構變得非常複雜，導致多層架構很難做出來。目前只能往上疊五層，遠遠達不到量產所需的32至64層數。

另一項關鍵挑戰是材料，因為電容很怕漏電，所以需要用到Si/SiGe（矽/矽鍺）的磊晶製程減少漏電，但這個製程相當貴，價格是原來的好幾倍，很難做到商業化。

NEO公司的經營團隊，自左而右為工程副總蔡瑞鵬、營運副總黃宜薇、執行長許富菖、製造技術副總黃敬之、工程總監張瑞欣。（照片來源：NEO公司提供）

因此，NEO捨棄電容做法，模仿NAND的punch and plug (打孔再填金屬)，像打孔機一樣，然後把金屬材料疊上去，300層一起做，而且用的材料和NAND完全相同，也只需要40奈米的成熟製程，可以讓成本降低很多。

此外，僅需要在既有3D NAND廠的製程做調整，就可以生產3D DRAM。不僅大幅降低開發時間，也避免新建產線及購買設備所帶來的巨額資本支出。

許富菖也提出他的觀察，當年他出來創業時，正是3D NAND開始醞釀萌芽的階段，他參加國際NAND Flash memory高峰會時，就聽到許多人說亟需更高容量的NAND記憶體。而推動這種新變革的力量，就是來自市場需求出現劇烈變化，當時主要成長動能來自智慧型手機，其中美商蘋果公司（Apple）就是關鍵角色。

許富菖說，3D NAND之所以在2014年出現，是因為當時傳統2D NAND在製程微縮至 20奈米以下時已面臨瓶頸，同時市場對儲存容量的需求卻快速爆發，特別是以 iPhone 6為代表的智慧型手機，容量從16GB快速提升至64GB到128GB，再加上雲端與資料中心需求同步成長。在此情況下，2D NAND已無法滿足市場需求。

當大客戶說他們想買128GB，對各家記憶體大廠來說，這是不能忽視的商機，但也是巨大的挑戰，供應鏈上游也開始推動3D NAND的發展。其中，三星先做出來，之後東芝、海力士，英特爾與美光合資的IM後來也切入了。在客戶強烈需求下，讓3D NAND得以迅速發展。

而這個發展脈絡，與今日AI所帶動的3D DRAM需求高度相似。正如當年行動裝置推動NAND的轉變一樣，AI產業也正被迫尋找新的架構突破，3D DRAM因此成為下一個關鍵方向。

新技術還在概念驗證階段　量產需三到四年

許富菖說，如今AI時代帶動了記憶體的大量需求，也讓DRAM產業發展必須做更大突破，許多大型CSP（雲端供應商）客戶，還有很多IC設計公司，都希望DRAM做改變，讓容量加速擴增，才能讓價格明顯下降，滿足系統整合設計（SoC）時對記憶體的龐大需求。

因此，NEO投入的3D X-DRAM™ 技術開發，目標就是應用於高頻寬記憶體（HBM）、DDR，以及人工智慧（AI）與高效能運算（HPC）等領域。此外，相較於現行HBM需逐層堆疊DRAM晶片的方式，NEO的創新做法如同「千層糕」，更接近「一體成形」的3D結構，有助於提升整合效率並優化成本。

NEO公司開發出的新技術，目前已完成概念驗證的階段，但接下來要進入商業化及量產過程，應該至少還要再花三到四年時間，因此對市場帶來的改變不會立即出現，可能要到2029年或2030年才會比較具體。

但若真的成功，首先是可以降低記憶體的價格，而更長遠的影響則是，對整個記憶體與半導體產業，還有更關鍵的雲端及AI產業，都會帶來更大幅度的成長刺激作用。

例如，目前SK海力士、美光及三星在HBM領域擁有主導地位，但3D X-DRAM能在3D NAND設備上製造，因此任何擁有3D NAND產能的公司，不只是前三大DRAM廠都擁有NAND產能，包括鎧俠（Kioxia）、西部數據（WD）、SanDisk及中國大陸的長江存儲等，也都能成為HBM潛在競爭者，如此對DRAM容量的增加會帶來很大的助益。

其次，更重要的是客戶端需求，尤其是雲端供應商都在設計自己的客製化晶片，若多家供應商共用設備提供3D X-DRAM技術，設計客製化AI晶片的超大規模業者，從谷哥TPU、亞馬遜Trainium、微軟Maia等，都將獲得較低成本的DRAM，而且不必只依賴SK海力士、三星及美光等三大廠供應HBM，這對推動AI算力提升與降低建置成本將有很大助益。

也就是說，NEO的新設計，除了要獲得記憶體大廠採用外，更重要的是，要借助系統大廠的力量，例如谷哥、亞馬遜、Meta及微軟，還有AI晶片之王輝達等IC設計商，他們都想大幅降低未來AI的算力成本，若這些食物鏈更上層的系統大廠，願意採用這種設計，加上台積電正是整合全世界晶片製造的中心力量，或許，借助這些大廠的助力，NEO發揮小兵立大功的機會就很大了。